Linux vmi284606.contaboserver.net 4.15.0-213-generic #224-Ubuntu SMP Mon Jun 19 13:30:12 UTC 2023 x86_64
Apache/2.4.57 (Ubuntu)
: 167.86.127.34 | : 216.73.217.31
Cant Read [ /etc/named.conf ]
7.2.24-0ubuntu0.18.04.17
root
Terminal
AUTO ROOT
Adminer
Backdoor Destroyer
Linux Exploit
Lock Shell
Lock File
Create User
CREATE RDP
PHP Mailer
BACKCONNECT
UNLOCK SHELL
HASH IDENTIFIER
README
+ Create Folder
+ Create File
/
usr /
local /
go /
src /
cmd /
asm /
internal /
asm /
testdata /
[ HOME SHELL ]
Name
Size
Permission
Action
avx512enc
[ DIR ]
drwxr-xr-x
386.s
2.02
KB
-rw-r--r--
386enc.s
1.18
KB
-rw-r--r--
amd64.s
3.32
KB
-rw-r--r--
amd64enc.s
581.95
KB
-rw-r--r--
amd64enc_extra.s
57.53
KB
-rw-r--r--
amd64error.s
8.62
KB
-rw-r--r--
arm.s
68.18
KB
-rw-r--r--
arm64.s
73.65
KB
-rw-r--r--
arm64enc.s
45.91
KB
-rw-r--r--
arm64error.s
31.26
KB
-rw-r--r--
armerror.s
14.36
KB
-rw-r--r--
armv6.s
4.59
KB
-rw-r--r--
mips.s
6.58
KB
-rw-r--r--
mips64.s
11.08
KB
-rw-r--r--
ppc64.s
23.93
KB
-rw-r--r--
ppc64enc.s
4.2
KB
-rw-r--r--
riscvenc.s
8.84
KB
-rw-r--r--
s390x.s
21
KB
-rw-r--r--
Delete
Unzip
Zip
${this.title}
Close
Code Editor : mips.s
// Copyright 2016 The Go Authors. All rights reserved. // Use of this source code is governed by a BSD-style // license that can be found in the LICENSE file. // This input was created by taking the mips64 testcase and modified // by hand. #include "../../../../../runtime/textflag.h" TEXT foo(SB),DUPOK|NOSPLIT,$0 //inst: // // load ints and bytes // // LMOVW rreg ',' rreg // { // outcode(int($1), &$2, 0, &$4); // } MOVW R1, R2 MOVW LO, R1 MOVW HI, R1 MOVW R1, LO MOVW R1, HI MOVW R1, R2 MOVW LO, R1 MOVW HI, R1 MOVW R1, LO MOVW R1, HI // LMOVW addr ',' rreg // { // outcode(int($1), &$2, 0, &$4); // } MOVW foo<>+3(SB), R2 MOVW 16(R1), R2 MOVW (R1), R2 MOVW foo<>+3(SB), R2 MOVW 16(R1), R2 MOVW (R1), R2 LL (R1), R2 // LMOVB rreg ',' rreg // { // outcode(int($1), &$2, 0, &$4); // } MOVB R1, R2 // LMOVB addr ',' rreg // { // outcode(int($1), &$2, 0, &$4); // } MOVB foo<>+3(SB), R2 MOVB 16(R1), R2 MOVB (R1), R2 // // load floats // // LFMOV addr ',' freg // { // outcode(int($1), &$2, 0, &$4); // } MOVF foo<>+3(SB), F2 MOVF 16(R1), F2 MOVF (R1), F2 // LFMOV fimm ',' freg // { // outcode(int($1), &$2, 0, &$4); // } MOVF $0.1, F2 // MOVF $(0.10000000000000001), F2 // LFMOV freg ',' freg // { // outcode(int($1), &$2, 0, &$4); // } MOVF F1, F2 // LFMOV freg ',' addr // { // outcode(int($1), &$2, 0, &$4); // } MOVF F2, foo<>+3(SB) MOVF F2, 16(R1) MOVF F2, (R1) // // store ints and bytes // // LMOVW rreg ',' addr // { // outcode(int($1), &$2, 0, &$4); // } MOVW R1, foo<>+3(SB) MOVW R1, 16(R2) MOVW R1, (R2) MOVW R1, foo<>+3(SB) MOVW R1, 16(R2) MOVW R1, (R2) SC R1, (R2) // LMOVB rreg ',' addr // { // outcode(int($1), &$2, 0, &$4); // } MOVB R1, foo<>+3(SB) MOVB R1, 16(R2) MOVB R1, (R2) // // store floats // // LMOVW freg ',' addr // { // outcode(int($1), &$2, 0, &$4); // } MOVD F1, foo<>+3(SB) MOVD F1, 16(R2) MOVD F1, (R2) // // floating point status // // LMOVW fpscr ',' freg // { // outcode(int($1), &$2, 0, &$4); // } MOVW FCR0, R1 // LMOVW freg ',' fpscr // { // outcode(int($1), &$2, 0, &$4); // } MOVW R1, FCR0 // LMOVW rreg ',' mreg // { // outcode(int($1), &$2, 0, &$4); // } MOVW R1, M1 MOVW R1, M1 // LMOVW mreg ',' rreg // { // outcode(int($1), &$2, 0, &$4); // } MOVW M1, R1 MOVW M1, R1 // // integer operations // logical instructions // shift instructions // unary instructions // // LADDW rreg ',' sreg ',' rreg // { // outcode(int($1), &$2, int($4), &$6); // } ADD R1, R2, R3 // LADDW imm ',' sreg ',' rreg // { // outcode(int($1), &$2, int($4), &$6); // } ADD $1, R2, R3 // LADDW rreg ',' rreg // { // outcode(int($1), &$2, 0, &$4); // } ADD R1, R2 // LADDW imm ',' rreg // { // outcode(int($1), &$2, 0, &$4); // } ADD $4, R1 // LMUL rreg ',' rreg // { // outcode(int($1), &$2, 0, &$4); // } MUL R1, R2 // LSHW rreg ',' sreg ',' rreg // { // outcode(int($1), &$2, int($4), &$6); // } SLL R1, R2, R3 // LSHW rreg ',' rreg // { // outcode(int($1), &$2, 0, &$4); // } SLL R1, R2 // LSHW imm ',' sreg ',' rreg // { // outcode(int($1), &$2, int($4), &$6); // } SLL $4, R1, R2 // LSHW imm ',' rreg // { // outcode(int($1), &$2, 0, &$4); // } SLL $4, R1 // // move immediate: macro for lui+or, addi, addis, and other combinations // // LMOVW imm ',' rreg // { // outcode(int($1), &$2, 0, &$4); // } MOVW $1, R1 MOVW $1, R1 // LMOVW ximm ',' rreg // { // outcode(int($1), &$2, 0, &$4); // } MOVW $1, R1 MOVW $foo(SB), R1 MOVW $1, R1 MOVW $foo(SB), R1 // // branch // // LBRA rel // { // outcode(int($1), &nullgen, 0, &$2); // } BEQ R1, 2(PC) label0: JMP 1(PC) BEQ R1, 2(PC) JMP label0+0 // JMP 66 BEQ R1, 2(PC) JAL 1(PC) // CALL 1(PC) BEQ R1, 2(PC) JAL label0+0 // CALL 66 // LBRA addr // { // outcode(int($1), &nullgen, 0, &$2); // } BEQ R1, 2(PC) JMP 0(R1) // JMP (R1) BEQ R1, 2(PC) JMP foo+0(SB) // JMP foo(SB) BEQ R1, 2(PC) JAL 0(R1) // CALL (R1) BEQ R1, 2(PC) JAL foo+0(SB) // CALL foo(SB) // // BEQ/BNE // // LBRA rreg ',' rel // { // outcode(int($1), &$2, 0, &$4); // } label1: BEQ R1, 1(PC) BEQ R1, label1 // BEQ R1, 81 // LBRA rreg ',' sreg ',' rel // { // outcode(int($1), &$2, 0, &$4); // } label2: BEQ R1, R2, 1(PC) BEQ R1, R2, label2 // BEQ R1, R2, 83 // // other integer conditional branch // // LBRA rreg ',' rel // { // outcode(int($1), &$2, 0, &$4); // } label3: BLTZ R1, 1(PC) BLTZ R1, label3 // BLTZ R1, 85 // // floating point conditional branch // // LBRA rel label4: BFPT 1(PC) BFPT label4 // BFPT 87 // // floating point operate // // LFCONV freg ',' freg // { // outcode(int($1), &$2, 0, &$4); // } ABSD F1, F2 // LFADD freg ',' freg // { // outcode(int($1), &$2, 0, &$4); // } ADDD F1, F2 // LFADD freg ',' freg ',' freg // { // outcode(int($1), &$2, int($4.Reg), &$6); // } ADDD F1, F2, F3 // LFCMP freg ',' freg // { // outcode(int($1), &$2, 0, &$4); // } CMPEQD F1, F2 // // WORD // WORD $1 // // NOP // // LNOP comma // asm doesn't support the trailing comma. // { // outcode(int($1), &nullgen, 0, &nullgen); // } NOP // LNOP rreg comma // asm doesn't support the trailing comma. // { // outcode(int($1), &$2, 0, &nullgen); // } NOP R2 // LNOP freg comma // asm doesn't support the trailing comma. // { // outcode(int($1), &$2, 0, &nullgen); // } NOP F2 // LNOP ',' rreg // asm doesn't support the leading comma. // { // outcode(int($1), &nullgen, 0, &$3); // } NOP R2 // LNOP ',' freg // asm doesn't support the leading comma. // { // outcode(int($1), &nullgen, 0, &$3); // } NOP F2 // LNOP imm // { // outcode(int($1), &$2, 0, &nullgen); // } NOP $4 // // special // SYSCALL BREAK SYNC // // conditional move on zero/nonzero gp value // CMOVN R1, R2, R3 CMOVZ R1, R2, R3 // // conditional move on fp false/true // CMOVF R1, R2 CMOVT R1, R2 // // conditional traps // TEQ $1, R1, R2 TEQ $1, R1 // // other // CLO R1, R2 SQRTD F0, F1 MUL R1, R2, R3 // // RET // // LRETRN comma // asm doesn't support the trailing comma. // { // outcode(int($1), &nullgen, 0, &nullgen); // } SYSCALL BEQ R1, 2(PC) RET // More JMP/JAL cases, and canonical names JMP, CALL. JAL foo(SB) // CALL foo(SB) BEQ R1, 2(PC) JMP foo(SB) CALL foo(SB) RET foo(SB) // unary operation NEGW R1, R2 // 00011023 CLZ R1, R2 // 70221020 CLO R1, R2 // 70221021 // to (Hi, Lo) MADD R2, R1 // 70220000 MSUB R2, R1 // 70220004 MUL R2, R1 // 00220018 // END // // LEND comma // asm doesn't support the trailing comma. // { // outcode(int($1), &nullgen, 0, &nullgen); // } END
Close
